Die neue Version 2.0 unterstützt mit bis zu 5 Gbit/s auf allen 8 Lanes die doppelte Datenrate der Vorgängerversion 1.2. Ingenieure, die Lösungen mit Xilinx FPGAs und SoCs entwickeln, können jetzt mit dem Framos SLVS-EC RX IP Core, dem Evaluation-Board und dem Referenzbeispiel ihre Lösungen mit geringerem Risiko entwickeln und gleichzeitig von den Vorteilen der neuesten Sony High-Speed-Schnittstelle profitieren.

Der Framos SLVS-EC RX IP Core ermöglicht die einfache Integration von SLVS-EC Sensoren und nimmt Kunden die Implementierung dieser komplexen Datenschnittstelle und deren Risiken bei der Integration ab, wodurch sich die Markteinführung beschleunigen und die Planbarkeit verbessern lässt. Er unterstützt alle Funktionen des SLVS-EC 2.0 Standards und ist damit einzigartig im Markt. Der IP Core ist vielseitig und sensorunabhängig – und somit kompatibel mit allen standardkonformen Bildsensoren. Er unterstützt sämtliche Pixelformate von 8 bis 16 Bit; diese können im Betrieb dynamisch gewechselt werden.